Sami BENALI

Ingénieur en électronique spécialisé dans la conception, la qualification et la validation de cartes électroniques pour applications critiques. Plus de 20 ans d'expérience dans le développement de systèmes de test burn-in sous fortes contraintes thermiques et électriques, la définition d'architectures matérielles complexes, le développement embarqué et le support technique. Habitué à intervenir sur tout le cycle de vie produit : faisabilité, conception, prototypage, industrialisation, validation et maintenance.

• Musique
• Cinéma
• Voyages

• Ski
• Sports d'équipe

Responsable étude & architecture hardware – Testeur UD5.1 HD480 Universal Driver
( Projet STMicroelectronics )

Objectif du projet:
Pilotage global du développement hardware d’un driver universel Hw haute densité destiné au burn-in de composants semiconducteurs (88 DUTs simultanés), intégrant ressources numériques, analogiques, FPGA, alimentation haute puissance, monitoring et communication RS485.

1. Architecte Hardware – Définition complète du système:
• Définition de l’architecture fonctionnelle et électrique du testeur :
- 88 canaux numériques programmables indépendants (22×4 DIO),
- 8 sorties dédiées,
- 2 horloges synchronisées (100 kHz → 12 MHz),
- 88 canaux analogiques 0–5 V,
- 12 alimentations programmables (0,6–5,1 V / jusqu’à 15 A).
• Conception globale du backplane, des interfaces BIB, des bus, des IO, de la supervision, et des chemins de puissance.
• Définition des contraintes thermo-électriques pour fonctionnement en enceinte burn-in.

2. Architecture Alimentations & Puissances
• Conception de la chaîne d’alimentation complète à partir du 48 V / 960 W d’entrée.
• Dimensionnement et spécification de 12 alimentations numériques :
- 7 PS haute puissance 14 A,
- 1 PS moyenne puissance 8 A,
- 2 PS 2 A,
- 1 PS auxiliaire 1 A (V_BIB).
• Intégration de hot-swap controllers pour insertion à chaud dans les fours :
- UVLO (Vsys - OVP (Vsys > 50 V),
- Limitation de courant 30 A,
- Montée progressive contrôlée (soft-start).
- Mise en place d’un monitoring complet par microcontrôleur (ATD 12 bits, résolution 1,2 mV).
• Étude et définition des règles d’isolation, découplage, filtrage, stabilité et transient réponse.

3. Architecture numérique & FPGA
• Spécification de la logique de comparaison numérique temps réel sur FPGA :
- Gestion de 88 signaux simultanés,
- Deux FPGA comparateurs (44 canaux chacun),
- Capture de la première adresse en erreur (21 bits),
- Lecture des 8 derniers bits comparés.
• Définition des interfaces commandables, des modes HiZ, des niveaux logiques configurables (1,8 → 5,1 V).
• Définition du timing, contraintes de propagation, marges et synchronisation avec horloges DUT.

4. Mesures analogiques & instrumentation embarquée
• Conception de 88 voies analogiques d’acquisition, 0–5 V, converties par ATD 10 bits (rés. 4,88 mV).
• Spécification du routage, filtrage, protection contre surtension et adaptation via diviseurs.
• Intégration complète du superviseur microcontrôleur STM32 (remplacement PS8).

5. Communication, identification & traçabilité
• Conception du système I²C haute température pour lecture des informations BIB :
o Part number, numéro de série, temps sous test, temps de branchement.
• Définition du protocole RS485 :
o Indications RX/TX, gestion des erreurs, supervision PC.
• Spécification des LED de diagnostic et d’état, gestion microcontrôleur.

6. Sécurité, fiabilité, validation
• Définition du Power-up Séquence sécurisé pour éviter les dommages DUT et driver.
• Analyse des risques électriques : ESD, surintensités, surchauffe, défaillances FPGA/IO/RAM.
• Mise en place des règles EMC, routage différentiel, blindage thermique.
• Participation aux revues de conception et validation finale du testeur avant industrialisation.

7. Documentation technique & pilotage
• Auteur de la spécification hardware complète (structure, exigences, tableaux de performances, schémas de principe).
• Responsable des mises à jour rev 0 → rev 3 :
- Correction FPGA, limitations de comparaison,
- Mise à jour Firmware PS→ STM32,
- Corrections de puissance (71 W / 44 W / 11 W / 5,5 W),
- Mise à jour des seuils de sécurité.
• Coordination technique avec FPGA, software, mécanique, test engineering, et le client ST.
• Participation aux dimensionnements des cartes filles : IO1, RAM, FPGA, SG, et gestion de leurs erreurs dans le système.

Conception complète d’un module d’alimentation DC/DC Buck haute puissance:

High Current PS Module +0.6 V to +10 V / 100 W

Objectif du projet:
Développer un module Buck programmable (0,6–10 V / 100 W), autonome, précis (Force/Sense), avec protections avancées, monitoring intégré et contrôle via SPI, destiné aux environnements burn-in.

1. Architecture & Conception Électronique
• Topologie Buck haute performance, adaptée charges dynamiques
• Retour Force/Sense pour précision directe au niveau DUT
• Fonction HiZ pour mise en sécurité instantanée
• MOSFET faible Rds(on), inductance optimisée, filtrage LC renforcé
Microcontrôleur ATXmega intégré :
• ADC haute résolution (5 mV / 5 mA)
• Calibration via EEPROM
• Pilotage complet via SPI
• Watchdog + sécurité automatique

2. Protections & Fonctions Implémentées
• OVP (Over Voltage Protection)
• OCP (Over Current Protection)
• Detection fusible (Fuse sensing)
• Soft-start contrôlé
• Protection thermique

3.Monitoring temps réel via SPI :
• Lecture tension/courant
• Moyennage logiciel
• Diagnostics & télémétrie

4. Conception mécanique & intégration
• Module enfichable/remplaçable individuellement
• Connecteur polarisé anti-inversion
• Dissipation 100 W : plans cuivre, vias thermiques, équilibrage courant
• Compatibilité mécanique châssis UDx-HD

5. Validation & Tests laboratoire
Tests électriques :
• Line regulation – stabilité vs tension d’entrée
• Load regulation – stabilité 0→10 A
• Ripple mesuré sur oscilloscope
• Step load et réponse dynamique
6.Robustesse & fiabilité :
• Stress thermique burn-in
• Endurance 10 A continu
• Validation OCP/OVP et comportements défaut
• Calibration consigne vs mesure

7. Documentation & Industrialisation
• Spécification technique complète
• Schémas + BOM
• Notes de conception puissance
• Plans d’intégration mécanique
• DFM/DFT
• Plan de validation + protocoles
• ECO/Release Notes pour gestion des révisions

Conception complète d’un module d’alimentation haute tension programmable –Positive HV PS Module +15 V to +100 V / 40 W

Objectif du projet :
Développer un module d’alimentation haute tension entièrement autonome destiné aux système UDx-HD, offrant une large plage de sortie programmée de +15 V à +100 V, une puissance maximale de 40 W, un contrôle numérique intégré, et un ensemble complet de protections matérielles et logicielles.

1. Architecture & Conception Électronique
• Conception d’une alimentation DC/DC haute tension à topologie Step-Up optimisée pour :
- Large plage de sortie : +15 V → +100 V
- Puissance maximale : 40 W
- Courant de sortie jusqu’à 400 mA à 100 V, et 2 A à 20 V
• Conception multi-rails :
- +3.3 V digital
- +18 V analogique
- –18 V analogique
• Séparation stricte des PGND (analog ground) et GND logique pour réduction du bruit.
B. Intégration du microcontrôleur
• Microcontrôleur Atmel ATXMEGA16A4U (8 bits) intégré sur la carte :
- Gestion complète via SPI (SS, MOSI, MISO, SCK).
- Programmation / Debug via PDI (DATA, CLK).
- Fonction de calibration et stockage des données embarqué (EEPROM interne).
- Fréquence SPI validée jusqu’à 8 MHz.
C. Conception du pinout (38 pins)
• Création d’un pinout entièrement documenté incluant :
- Bus SPI complet (4 signaux)
- Bus PDI (2 signaux)
- Sense lines (PS_SENSE+) pour compensation de chute de ligne
- Multiples rails PGND (entrée/sortie) pour minimiser l’inductance
- Séparation input / output HV
- Connecteurs polarisés pour supprimer les risques d’inversion

2. Fonctions & Caractéristiques Implémentées
• Régulation matérielle de haute précision pilotée par microcontrôleur.
• Compensation en force/sense pour éliminer la résistance série du câblage.
• Capacité à placer la sortie en mode HiZ (haute impédance).
• Mesure de tension
• Mesure de courant
• Moyennage logiciel avec filtrage numérique configurable
• Lecture des registres internes sur 10 échantillons pour réduire le bruit
• Programmable Over Voltage Protection (OVP)
• Programmable Over Current Protection (OCP)
• Fuse sensing : détection du fusible d’entrée HS
• Protection de surcharge et coupure rapide
• Isolation fonctionnelle entre la logique et la puissance

3. Conception mécanique et intégration
• Développement du format mécanique complet du module :
- Dimensions, contraintes d’enfichage, connectique multipoints
- Intégration dans châssis UDx-HD
• Système modulaire permettant un remplacement rapide du module en maintenance

4. Phase de validation & tests laboratoire
• Alimentation programmable TTI QPX1200S (60 V / 50 A)
• Multimètre numérique Fluke 83V
• Oscilloscope Tektronix TDS2014C (100 MHz)
• Câblage 50 Ω pour mesures HF du ripple
✔ Line & Load Regulation
• Caractérisation de la précision entre consigne (set point) et tension mesurée.
• Mesures réalisées sur 4 cartes différentes et moyennées
• Test en charge résistive programmable
✔ Ripple haute tension
• Mesure AC composante résiduelle :
- Fenêtre : 50 ns/div, amplitude 200 mV/div
- Analyse FFT et identification des composantes parasites
✔ Monitoring accuracy
• Comparaison :
- valeurs Fluke 83V
- valeurs monitorées par la carte
• Caractérisation sur deux cartes
• Extraction des courbes :
- Erreur en mA vs courant
- Erreur en mV vs tension
- Validation du respect des tolérances
Robustesse et fiabilité
• Tests d’endurance sous différentes tensions d’entrée (6–17 V)
• Tests thermiques en montée en charge
• Qualif du comportement en surcharge (OCP) et surtension (OVP)

5. Documentation & Industrialisation
• Rédaction complète du document de spécifications incluant :
- Operating conditions
- Pinout et schémas de signaux
- Courbes de performance détaillées
- Méthodologie de test et résultats
• Versioning & révisions